نمونه سوالات مبانی الکترونیک دیجیتال (استخدامی)

دانلود رایگان نمونه سوالات مبانی الکترونیک دیجیتال با جواب (استخدامی)

قسمتی از سوالات مبانی الکترونیک دیجیتال :

۱- در مدارهای مجتمع بسیار بسیار بزرگ (ULSI) و غول آسا (GSI) تعداد گیت ها به ترتیب

الف. بین ۵۰ هزار و ۱۰ هزار گیت و بیش از ۱۰۰ هزار گیت

ب. بین ۲۰ هزار و ۱۰۰ هزار گیت و بیش از ۵۰ هزار گیت

ج. بین ۳۰ هزار و ۵۰ هزار گیت و بیش از ۱۰۰ هزار گیت

د. بین ۱۰ هزار و ۱۰۰ هزار گیت و بیش از ۱۰۰ هزار گیت ☑

۲- کدام گزینه درباره تفاوت BJT و FET درست است؟

الف. در BJT جریان ورودی جریان خروجی کنترل می شود ولی در FET با ولتاژ ورودی جریان خروجی کنترل می شود ☑

ب. در BJT با ولتاژ ورودی جریان خروجی کنترل می شود ولی در FET با ولتاژ ورودی جریان خروجی کنترل می شود

ج. در BJT با جریان ورودی جریان خروجی کنترل می شود ولی در FET با ولتاژ ورودی جریان خروجی کنترل می شود

د. در BJT با ولتاژ ورودی ولتاژ خروجی کنترل می شود ولی در FET با ولتاژ ورودی جریان خروجی کنترل می شود

۳- در مدارهای CMOS مصرف توان دارای چند مولفه بوده و کدام یک بر دو تای دیگر غلبه دارد؟

الف. سه مولفه و توان پویا بر دو تای دیگر غلبه دارد ☑

ب. سه مولفه و مولفه توان ایستا بر دوتای دیگر غالب است

ج. دو مولفه و توان اتصال کوتاه بر دو تای دیگر غالب است

د. سه مولفه و هیچ یک بر دیگری غالب نیست

۴- کدام گزینه بیانگر قانون KVI می باشد؟

الف. جمع جبری جریان الکتریکی تمام شاخه های متصل شده هر گره در هر لحظه از زمان برابر صفر است

ب. مجموع جریان های وارد شده به یک گره با مجموع جریانهای خارج شونده از گره برابر است

ج. جمع جبری ولتاژهای تمام شاخه های هر حلقه در هر لحظه از زمان برابر صفر است ☑

د. جمع جبری ولتاژ تمام شاخه های مدار در هر لحظه از زمان برابر صفر است

۵- کدام جمله صحیح نمیباشد؟

الف. قیمت ثابت به میزان فروش یا تعداد محصولات فروخته شده وابسته است ☑

ب. قیمت کل هر محصول را به دو بخش هزینه‌ی متغیر و هزینه ثابت تقسیم بندی میکنند

ج. قیمت متغیر متناسب با حجم تولید میباشد

د. هزینه تراشه برابر است با هزینه متغیر به ازای هر تراشه بعلاوه هزینه ثابت تقسیم بر تعداد تراشه ها

۶- در مورد VTC یک وارونگر ایده آل کدام گزینه نادرست است؟

الف. خروجی نوسان منطقی کامل دارد

ب. ولتاژ آستانه گیت دقیقا در وسط نوسان منطقی قرار دارد

ج. در ناحیه گذار دارای بهره یک است ☑

د. حاشیه نویز بالا و پایین برابر بوده و مساوی نصف نویان منطقی است

۷- کدامیک از جملات زیر در مورد منطق CMOS درست است؟

الف. در این منطقه از PMOS و NMOS همراه با هم در طراحی مدار استفاده میشود

ب. در وارونگر CMOS وقتی ورودی یک منطقی باشد خروجی دقیقا صفر خواهد شد

ج. در وازونگر CMOS وقتی ورودی صفر منطقی باشد خروجی دقیقا برابر ولتاژ تغذیه VDD خواهد شد

د. همه موارد ☑

۸- کدامیک از جملات زیر در مورد وارونگر CMOS درست است؟

الف. ابعاد ترانزیستور PMOS آن دو ۲,۵ برابر ابعاد ترانزیستور NIMOS است

ب. اگر ابعاد ترانزیستورها ۲ برابر شود سرعت وارونگر نصف خواهد شد

ج. اگر خازن خروجی وارونگر یک چهارم شود سرعت وارونگر چهار برابر خواهد شد

د. همه موارد ☑

۹- کدامیک از قوانین طراحی مدارات ترکیبی با استفاده از منطق CMOS استاندارد نمیباشد؟

الف. ترکیب سری دو ترازنزیستور NMOS به شرطی هدایت خواهد کرد که هر دو ترانزیستور بصورت همزمان هدایت کنند

ب. ترکیب سری دو ترانزیستور PMOS به شرطی هدایت خواهد کرد که هر دو ترانزیستور بصورت همزمان هدایت کند

ج. عملکرد شیکه بالابر با دو ترانزیستور سری بصورت NOR خواهد بود

د. عملکرد شیکه پایین بر با دو ترانزیستور سری بصورت AND خواهد بود ☑

۱۰- کدامیک از توضیحات زیر مربوط به منطق SCLمیباشد؟

الف. در این منطقه بجای شبکه بالا بر کی مقاومت قرار میدهیم

ب. در انی منطقه ورودی شبکه بالاتر بر به زمین وصل میشود

ج. در این منطقه ورودی ها به صورت زوج های تفاضلی مورد استفاده قرار می گیرند ☑

د. در این منطق هم خود تابع و هم معکوس آن ساخته شده و با کمک درو ترانزسیتور به منبع تغذیه متصل میشوند

۱۱- برای یک عنصر مدار اتصال کوتاه ولتاژ دو سر آن چند است؟

الف. ۰ ☑

ب. بینهایت

ج. ۱

د. متغیر است

۱۲- جای خالی الکترون در اتم را چه می گویند؟

الف. تاخیر انتشار

ب. حفره ☑

ج. حاشیه نویز

د. الکترون آزاد

۱۳- به ناخالصی های ۵ ظرفیتی چه می گویند؟

الف. نیمه هادی نوع P

ب. ناخالصی نوع P

ج. ناخالصی بخشنده ☑

د. نیمه هادی نوع N

14- یک پیوند PN نام دیگر کدام گزینه است؟

الف. دیود ☑

ب. ترانزیستور

ج. نیمه هادی نوع P

د. نیمه هادی نوع N

15- کدام گزینه معروف PDP است؟

الف. تاخیر انتشار

ب. توان پویا

ج. توان ایستا

د. حاصل توان تاخیر ☑

۱۶- در مدارهای CMOS مصرف توان شامل کدام مؤلفه ها می باشد؟

الف. ایستا و پویا

ب. ایستا و اتصال کوتاه

ج. اتصال کوتاه و پویا

د. ایستا پویا و اتصال کوتاه ☑

۱۷- کدام منطق کمترین توان مصرفی را دارد؟

الف. TTL

ب. PMOS

ج. CMOS ☑

د. NMOS

18- فناوری BiCMOS چیست؟

الف. فناوری ساخت دستگاههای پزشکی

ب. فناوری ای که در آن از ترانزیستورهای دو قطبی همراه با ما سفت ها استفاده شده است ☑

ج. فناوری ساخت دو عدد CMOS در کنار هم

د. فناوری توان پایین ساخت دو نیمه هادی

۱۹- علت جایگزینی CMOS به جای NMOS چه بود؟

الف. سرعت پایین

ب. ایجاد نویز

ج. توان مصرفی بالا ☑

د. مدولاسیون عرض کانال

۲۰- کدام گزینه درباره تفاوت BJT و FET درست است؟

الف. در BJT جریان ورودی جریان خروجی کنترل می شود ولی در FET با ولتاژ ورودی جریان خروجی کنترل می شود ☑

ب. در BJT با ولتاژ ورودی جریان خروجی کنترل می شود ولی در FET با ولتاژ ورودی جریان خروجی کنترل می شود

ج. در BJT با جریان ورودی جریان خروجی کنترل می شود ولی در FET با ولتاژ ورودی جریان خروجی کنترل می شود

د. در BJT با ولتاژ ورودی ولتاژ خروجی کنترل می شود ولی در FET با ولتاژ ورودی جریان خروجی کنترل می شود

۲۱- یک تراشه CMOS که با فناوری ۰٫۲۵ میکرون طراحی شده و با ولتاژ ۲٫۵ V کار می کند دارای فرکانس کاری ۵۰۰ مگاهر تز است با فرض اینکه تعداد یک میلیون گیت داخل این تراشه وجود داشته باشد و خازن خروجی هر گیت ۱۵ فمتوفاراد باشد مصرف توان پویای این تراشه کدام گزینه است؟

الف. تقریباً ۵۰ وات ☑

ب. تقریباً ۳۰ وات

ج. تقریباً ۱۰ وات

د. تقریباً ۱۰۰ وات

۲۲- عملکرد شبکه پائین بر با دو ترانزسیتور سری و موازی به ترتیب کدام گزینه است؟

الف. به صورت OR و NOR

ب. به صورت NAND و NOR ☑

ج. به صورت NAND و AND

د. به صورت NOT و NOR

23- علت جایگزینی CMOS به جای NMOS چه بود؟

الف. سرعت پایین

ب. ایجاد نویز

ج. توان مصرفی بالا ☑

د. مدولاسیون عرض کانال

۲۴- برای بالا بردن سرعت در فن آوری MOS از چه فناوری استفاده می شود؟

الف. استفاده از ترکیب فناوری MOS و دو قطبی ☑

ب. کوچک سازی ابعاد MOS

ج. ارتقاء فناوری BJT

د. استفاده از فناوری CMOS

25- علت ایجاد جریان انتشاری یا نفوذی کدام گزینه است؟

الف. میدان الکتریکی خارجی

ب. اختلاف میدان مغناطیسی در محل پیوند

ج. توزیع غیر یکنواخت حامل در نزدیکی پیوند ☑

د. آلائیدگی و غلظت زیاد ناخالصی

۲۶- علت جریان اشباع معکوس در دیود چیست؟

الف. اعمال میدان خارجی قوی

ب. شکسته شدن پیوندها بر اثر گرما و ترکیب مجدد حاملها ☑

ج. غلظت زیاد ناخالص

د. وجود ناحیه تخلیه عریض

۲۷- کدام گزینه درباره وارونگرهای NMOS با ار کاهشی درست است؟

الف. در هنگام ساخت کانال در درون آنها ایجاد می شود و ولتاژ آستانه آنها منفی است ☑

ب. حتی با ولتاژ گیت سورس صفر هم روشن می شوناد و کانال با ولتاژ مثبت ایجاد می شود

ج. ولتاژ آستانه مثبت دارند و کانال هم با اعمال ولتاژ گیت ایجاد می شود

د. کانال به صورت فیزیکی ایجاد می شود ولی ولتاژ آستانه صفر است

۲۸- کدامیک از جملات زیر در مورد وارونگر CMOS درست است؟

الف. اگر ابعاد ترانزیستورها ۳ برابر شود تاخیر واورنگر یک سوم خواهد شد ☑

ب. اگر ابعاد ترانزیستورها ۲ برابر شود سرعت وارونگر چهار برابر خواهد شد

ج. اگر خازن خروجی وارونگر یک چهارم شود سرعت وارونگر چهار برابر خواهد شد

د. اگر ابعاد ترانزیستورها و خازن خروجی وارونگر دو برابر شود سرعت وارونگر یک چهارم خواهد شد

۲۹- عملکرد شبکه پایین بر با دو ترانزیستور سری و موازی به ترتیب کدام گزینه است؟

الف. به صورت OR و NOR

ب. به صورت NAND و NOR ☑

ج.  به صورت NAND و AND

د. به صورت NOT و NOR

30- کدام جمله در مورد قیمت یک تراشه صحیح نمی باشد؟

الف. قیمت ثابت به مقدار زمانی و نیروی انسانی که صرف شراحی شده است وابسته است

ب. قیمت کل هر محصول را به دو بخش هزینه ی قابل برگشت و قیمت ثابت تقسیم بندی میکند

ج. قیمت متناسب با حجم فروش میباشد ☑

د. قیمت هر تراشه به تعداد تراشههای سالم روی ویفر و در صد آنهایی که درست کار میکنند بستگی دارد

محصولات مرتبط:

نمونه سوالات طراحی خودکار مدارهای دیجیتال (استخدامی) نمونه سوالات الکترونیک ۳ (استخدامی) نمونه سوالات الکترونیک صنعتی (استخدامی) نمونه سوالات الکترونیک صنعتی (استخدامی) نمونه سوالات الکترونیک قدرت و محرکه ها (استخدامی) نمونه سوالات عملی شهروند الکترونیک کاردانش نمونه سوالات اصول و مبانی بیمه و تامین اجتماعی (استخدامی) نمونه سوالات مبانی کامپیوتر و برنامه سازی (استخدامی) نمونه سوالات آشنایی با مبانی برنامه ریزی کالبدی (استخدامی) دانلود نمونه سوالات مبانی علوم ریاضی (استخدامی)